AMD acaba de presentar el
Phenom II para platasforma AM3. Entre las novedades de este micro destacan:
- Nuevo proceso de fabricación con longitudes de canal de 45 nm, lo que ha permitido casi doblar el n?mero de transistores respecto al Phenom y disminuir la superficie de la oblea. Mejoras en los procesos de fabricaci?n para disminuir las corrientes de fuga.
- Interfaz Hypertranport 3.0
- Controladores de memoria para soporte de DDR3 y DDR3.
- Socket AM3, plataforma compatible con AM2+. Esta compatibilidad es en una sola dirección, es decir se puede poner un chip AM3 en una placa base AM2+, pero no al contrario.
Este micro se presenta en empaquetados con cuatro o tres cores, y el nombre que recibe el núcleo es
Dened. Compentencia en el mundillo, y más barato que el Core i7. Veremos si puede volver a sacar a AMD de la senda gris en la que ha transitado en los últimos tiempos.
Jerarquía de memoria
El chip lleva una caché de nivel 1, 64Kb de datos + 64 kb de instrucciones, y una caché de nivel 2 de 512 Kb por núcleo, con una caché compartida L3 de 6 MB o 4 MB en función del modelo del procesador. El caché L3 es dos ciclos más rápido que el presente en el Phenom, aunque va a menor velocidad que el de éste. La versión para servidores de este microprocesador, Shangai, tiene una particular técnica que permite desactivar zonas del caché L3 en caso de que se detecten exceso de errores, para preservar la integridad de los datos.
Microarquitectura
AMD ha aumentado el tamaño de los buffet internos del micro, mejorado la predicción de saltos y optimizaciones en la ejecución de ciertas instrucciones respecto al Phenom. Mejoras en las instrucciones que usan
LOCK. Hay una descripción muy interesante de toda la microarquitectura en
AMD K10 Micro-Architecture, donde explican la arquitectura interna del K10, con detalle de todas sus unidades internas y esquemas que permiten seguir los pasos que da el microprocesador para ejecutar las instrucciones.La predicción de saltos se ha mejorado a través de una técnica que permite al micro
entrenar situaciones repetidas para afinar a la hora de tomar la decisión de predecir un salto ("path-based indirect branch prediction"). El artículo de xbitlabs es muy extenso y descriptivo de la microarquitectura del micro.
Ahorro de energía
El nuevo micro implementa diversas técnicas para el ahorro de energía. Una de ellas es que si cualquiera de los núcleos se para, vuelca automáticamente las cachés L1 y L2 del núcleo en la caché L3, lo cual permite al núcleo bajar la velocidad aún más. Esta tecnología recibe el nombre de Smart Fetch.
Referencias
Technorati Tags: amd, phenom
No hay comentarios:
Publicar un comentario